Teknik Elektro: Phase-Locked Loop (PLL)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Komparator Inverting
1.1 Tujuan
1.2 Komponen
1.3 Dasar Teori
1.4 Prinsip Kerja

2. Rangkaian Simulasi
2.1 Gambar
2.2 Video

3. Download

1. Phase-Locked Loop (PLL)

1.1 Tujuan [Kembali]

Dapat memahami materi phase-locked loop.
Dapat mensimulasikan rangkaian phase-locked loop.

1.2 Komponen [Kembali]

IC NE565

IC NE565 berfungsi sebagai detektor fase, filter low-pass, dan osilator.

Resistor

Resistor merupakan salah satu komponen yang digunakan dalam sebuah sirkuit atau rangkaian elektronik. Resistor berfungsi sebagai resistansi/ hambatan yang mampu mengatur atau mengendalikan tegangan dan arus listrik rangkaian.

Transistor NPN

NPN artinya tipe transistor yang bekerja atau mengalirkan arus negatif dengan positif sebagai biasnya. Transistor NPN mengalirkan arus negatif dari kaki emitor ke kolektor. Emitor berperan sebagai input dan kolektor berperan sebagai output apabila transistor diberikan arus positif pada basisnya.

Dinamo

Dinamo digunakan sebagai sumber AC.

Baterai

Baterai adalah perangkat yang terdiri dari satu atau lebih sel elektrokimia dengan koneksi eksternal yang digunakan untuk memberi daya pada perangkat listrik (sumber energi listrik).

1.3 Dasar Teori [Kembali]

Phase-Locked Loop (PLL) adalah sirkuit elektronik yang terdiri dari detektor fase, filter low-pass, dan osilator yang dikendalikan tegangan terhubung seperti yang ditunjukkan pada Gambar 17.25. Aplikasi umum PLL meliputi:
1. Synthesizer frekuensi yang menampilkan kelipatan dari frekuensi sinyal referensi;
2. Jaringan demodulasi FM untuk operasi FM dengan linearitas yang sangat baik di antara frekuensi sinyal input dan tegangan output PLL;
3. Demodulasi kedua data frekuensi transmisi atau pembawa dalam transmisi data digital yang digunakan dalam pergeseran frequency-shift keying (FSK); dan
4. Berbagai bidang termasuk modem, penerima dan pemancar telemetri, pengurai nada, detektor AM, dan filter pelacak.
Sinyal input, V_i, dan yang dari VCO, V_O, dibandingkan dengan pembanding fase (lihat Gambar 17.25) yang menyediakan tegangan output, V_e, yang mewakili perbedaan fase antara kedua sinyal. Tegangan ini kemudian dimasukkan ke filter low-pass yang memberikan tegangan output (diperkuat jika perlu) yang dapat diambil sebagai tegangan output dari PLL dan digunakan secara internal sebagai tegangan untuk memodulasi frekuensi VCO. Operasi loop tertutup dari sirkuit adalah untuk menjaga frekuensi VCO dikunci dengan frekuensi sinyal input.

Basic PLL Operation
Rentang operasi terbatas VCO dan koneksi umpan balik darisirkuit PLL, ada dua pita frekuensi penting yang ditentukan untuk PLL. Itu kisaran tangkapan PLL adalah rentang frekuensi yang berpusat tentang VCO yang berjalan bebas frekuensi, di mana loop dapat memperoleh kunci dengan sinyal input. Setelah PLL sudah mencapai tangkapan, itu dapat mempertahankan kunci dengan sinyal input yang lebih dari rentang frekuensi yang lebih luas disebut rentang kunci.

Aplikasi
PLL dapat digunakan dalam berbagai aplikasi, termasuk:
1. Demodulasi frekuensi,
2. Sintesis frekuensi, dan
3. Dekoder FSK.
1. Demodulasi Frekuensi
  Demodulasi atau deteksi FM dapat langsung dicapai menggunakan sirkuit PLL. Jika frekuensi pusat PLL dipilih atau dirancang pada frekuensi pembawa FM, tegangan difilter dari rangkaian Gambar 17.25 adalah tegangan demodulasi yang diinginkan, bervariasi nilainya sebanding dengan variasi frekuensi sinyal. Dengan demikian, PLL sirkuit beroperasi sebagai strip, limiter, dan demodulator frekuensi menengah lengkap (IF) seperti yang digunakan pada penerima FM.
  
  Satu unit PLL yang populer adalah 565, ditunjukkan pada Gambar. 17.26a. 565 berisi fase detektor, amplifier, dan osilator yang dikendalikan tegangan, yang hanya terhubung sebagian secara internal. Sebuah resistor dan kapasitor eksternal, R₁ dan C₁, digunakan untuk mengatur berjalan bebas atau frekuensi tengah VCO. Kapasitor eksternal lain, C₂, digunakan untuk mengatur pass-band filter low-pass, dan output VCO harus dihubungkan kembali sebagaimasukan ke detektor fase untuk menutup loop PLL. 565 biasanya menggunakan dua daya persediaan, V⁺ dan V^-.
  
  Gambar 17.26b menunjukkan PLL yang terhubung untuk berfungsi sebagai demodulator FM. Penghambat R₁ dan kapasitor C₁ mengatur frekuensi free-running, f_o,
  
  Sinyal pada pin 4 adalah gelombang persegi 136, 36 kHz. Input dalam kisaran kunci 181,8 kHz akan menghasilkan output pada pin 7 yang bervariasi di sekitar set level tegangan DC-nya dengan sinyal input pada f_o. Gambar 17.26c menunjukkan output pada pin 7 sebagai fungsi dari frekuensi sinyal input. Tegangan DC pada pin 7 secara linear terkait dengan sinyal input frekuensi dalam rentang frekuensi f_L = 181,8 kHz di sekitar frekuensi tengah 136,36 kHz. Tegangan output adalah sinyal yang didemodulasi yang bervariasi dengan frekuensi dalam rentang operasi yang ditentukan.
2. Frequency Synthesis
  Sebuah synthesizer frekuensi dapat dibangun di sekitar PLL seperti yang ditunjukkan pada Gambar. 17.27. Frekuensi pembagi dimasukkan antara output VCO dan pembanding fase sehingga sinyal loop ke pembanding adalah frekuensi f_o untuk sementara output VCO adalah Nf_o. Output ini adalah kelipatan dari frekuensi input selama loop terkunci. Sinyal input dapat distabilkan pada f₁ dengan output VCO yang dihasilkan pada Nf₁ jika loop diatur untuk mengunci pada frekuensi fundamental (ketika f_o = f₁). Gambar 17.27b menunjukkan contoh menggunakan 565 PLL sebagai pengali frekuensi dan 7490 sebagai pembagi. Input V_I pada frekuensi f₁ dibandingkan dengan input (frekuensi f_o) pada pin 5. Output pada Nf_o (4f_o dalam contoh ini) dihubungkan melalui rangkaian inverter untuk memberikan input pada pin 14 dari 7490, yang bervariasi antara 0 dan 5 V.
  
  Menggunakan output pada pin 9, yang dibagi dengan 4 dari yang di input ke 7490, sinyal di pin 4 dari PLL adalah empat kali frekuensi input selama loop tetap terkunci. Sejak VCO dapat bervariasi hanya pada rentang terbatas dari frekuensi pusatnya, mungkin diperlukan untuk mengubah frekuensi VCO setiap kali nilai pembagi diubah. Selama sirkuit PLL terkunci, frekuensi output VCO akan persis N kali input frekuensi. Kita hanya perlu menyesuaikan kembali agar berada dalam tangkap dan rentang kunci, loop tertutup kemudian menghasilkan output VCO menjadi tepat Nf₁ di kunci.
3. FSK Decoders
  Dekoder sinyal FSK (key-shift keyed) dapat dibuat seperti yang ditunjukkan pada Gambar. 17.28. Dekoder menerima sinyal di salah satu dari dua frekuensi pembawa yang berbeda, 1270 Hz atau 1070 Hz, mewakili level logika RS-232C atau mark (-5 V) atau space (+14 V), masing-masing. Ketika sinyal muncul di input, loop terkunci ke frekuensi input dan melacaknya di antara dua frekuensi yang mungkin dengan pergeseran DC yang sesuai pada output.
  
  Filter tangga RC (tiga bagian C = 0,02F dan R = 10kΩ) digunakan untuk menghapus komponen frekuensi penjumlahan. Frekuensi bebas berjalan disesuaikan dengan R₁ sehingga level tegangan DC pada output (pin 7) sama dengan pada pin 6. Lalu sebuah input pada frekuensi 1070 Hz akan mendorong tegangan output decoder ke yang lebih positif tingkat tegangan, mendorong output digital ke tingkat tinggi (space atau +14 V). Masukan pada 1270 Hz akan mendorong keluaran 565 DC kurang positif dengan output digital, yang kemudian turun ke level rendah (mark atau -5 V).

1.4 Prinsip Kerja [Kembali]

Sinyal pada pin 4 adalah gelombang persegi 136, 36 kHz. Input dalam kisaran kunci 181,8 kHz akan menghasilkan output pada pin 7 yang bervariasi di sekitar set level tegangan DC-nya dengan sinyal input pada f_o. Gambar 17.26c menunjukkan output pada pin 7 sebagai fungsi dari frekuensi sinyal input. Tegangan DC pada pin 7 secara linear terkait dengan sinyal input frekuensi dalam rentang frekuensi f_L = 181,8 kHz di sekitar frekuensi tengah 136,36 kHz. Tegangan output adalah sinyal yang didemodulasi yang bervariasi dengan frekuensi dalam rentang operasi yang ditentukan.

Frekuensi pembagi dimasukkan antara output VCO dan pembanding fase sehingga sinyal loop ke pembanding adalah frekuensi f_o untuk sementara output VCO adalah Nf_o. Output ini adalah kelipatan dari frekuensi input selama loop terkunci. Sinyal input dapat distabilkan pada f₁ dengan output VCO yang dihasilkan pada Nf₁ jika loop diatur untuk mengunci pada frekuensi fundamental (ketika f_o = f₁). Sejak VCO dapat bervariasi hanya pada rentang terbatas dari frekuensi pusatnya, mungkin diperlukan untuk mengubah frekuensi VCO setiap kali nilai pembagi diubah.

Dekoder menerima sinyal di salah satu dari dua frekuensi pembawa yang berbeda, 1270 Hz atau 1070 Hz, mewakili level logika RS-232C atau mark (-5 V) atau space (+14 V), masing-masing. Ketika sudah sampai di input, loop terkunci ke frekuensi input dan melacaknya di antara dua frekuensi yang mungkin dengan pergeseran DC yang sesuai pada output.